Country: JP Japan

Kind:

Inventor(s): RAHAMIM RAPHAEL

FOLWELL DALE E

Applicant(s): ROCKWELL INTERNATL CORP

News, Profiles, Stocks and More about this company

Issued/Filed Dates: April 8, 1994 / June 2, 1993

Application Number: JP1993000132043

IPC Class: H04M 11/00;

Priority Number(s):

June 9, 1992

US1992000895968

Abstract: Purpose: To provide isolation in a digital interface, after a conversion from an analog incoming signal and before a conversion into an output analog signal by excluding a large-sized isolation transformer.

Constitution: A comparatively large and heavy isolation transformer is eliminated from a data access device 17 in a modem with digital isolation, and two small pulse transformers 25, 27 are used in place of the isolation transformer between an analog device 11' and a digital signal processor 13', having a multiplexer and a demultiplexer and being integrated. Then analog distortions and a large number of lead wires are eliminated, so as to apply the modem to a lap-top/palm-top computer, and on the other hand, a data speed is increased the modem is protected in both the non-common and the common modes through the combination of surge protection with the modem.

COPYRIGHT: (C) 1994, JPO

Family: Show 16 known family members

Other Abstract Info: DERABS G94-009215

Foreign References:

(No patents reference this one)

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-98038

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 M 11/00

303

8627-5K

審査請求 未請求 請求項の数17(全 8 頁)

(21)出願番号

特願平5-132043

(22)出願日

平成5年(1993)6月2日

(32)優先日

(31)優先権主張番号 895968

1992年6月9日

(33)優先権主張国

米国(US)

(71)出願人 590002448

ロックウェル・インターナショナル・コー

ROCKWELL INTERNATIO

NAL CORPORATION

アメリカ合衆国、90740-8250 カリフォ

ルニア州、シール・ピーチ、シールピー

チ・ブールバード、2201

(72)発明者 ラファエル・ラハミン

アメリカ合衆国、92667 カリフォルニア

州、オレンジ、ノース・ピスタ・コート、

2717

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

## (54)【発明の名称】 従来の絶縁変圧器を含まないモデムおよびモデムからそのような変圧器を除去する方法

#### (57)【要約】

【目的】 大型絶縁変圧器を排除し、アナログ入来信号 からの変換後、かつ出力アナログ信号への変換前に、デ ィジタルインタフェースでのアイソレーションを提供す る。

【構成】 ディジタルアイソレーション付モデムは、デ ータアクセス装置(17)から比較的大きく重い絶縁変 圧器を除去し、マルチプレクサとデマルチプレクサとを 備えた集積化されたアナログ装置(11')とディジタ ル信号プロセッサ(13')との間を、2の小さなパル ストランス (25、27) で置換えて、アナログの歪み と多数のリードを除去し、ラップトップ/パームトップ コンピュータへの適用を可能にし、その一方でデータ速 度を増す。サージ保護との組合せにより、これは非コモ ンモードとコモンモードの両方での保護を可能にする。



#### 【特許請求の範囲】

【請求項1】 従来の絶縁変圧器を含まないモデムであ って、組合せにおいて、

電話回線システムと通信するトランスなしのデータアク セス装置と、

集積化されたアナログ装置と、

ディジタル信号プロセッサと、

マイクロプロセッサとを含み、

集稿化されたアナログ装置はデータアクセス装置に接続 され、かつマイクロプロセッサはディジタル信号プロセ 10 ッサに接続されており、さらに、

集積化されたアナログ装置とディジタル信号プロセッサ との間に接続されたパルストランス手段を含む、モデ A.

【請求項2】 前記集積化されたアナログ装置およびに 前記ディジタル信号プロセッサの各々が、ディジタル信 号だけが前記パルストランスに印加されることを保証す るためのマルチプレクサおよびデマルチプレクサを備 え、それによりアナログの歪みを除去する、請求項1に 記載のモデム。

【請求項3】 前記パルストランスの各々が、

1対の間隔を開けた穴と各々の穴を取囲むいくつかのエ ッチングされた金属のターンとを有するプリント回路基 板部分と、

各々の端部に、基板の両側でそれぞれ間隔をあけられた 穴にかかって配置された脚を有し、その脚がそれぞれ穴 に当接してコイルのための磁気ギャップ経路を提供す る、1対のU字形パーとを含む、請求項1に記載のモデ

【請求項4】 電話回線システムへの結合のための第1 30 の部分と、受信した信号をアナログからディジタルに変 え、かつ送信された信号をディジタルからアナログに変 える第2の部分と、ディジタル信号を処理する第3の部 分と、第4のマイクロプロセッサ部分とを有するモデム から、従来のトランスを除去する方法であって、

ディジタルの受信されたおよび送信された信号のため に、第2の部分と第3の部分との間にパルストランスを 導入するステップと、

少なくとも1つのパルストランスへの印加のために第2 の部分においてディジタルの形に変換された受信信号を 40 して通過させるステップと、 マルチプレクスし、かつ前記ディジタル信号を第3の部 分においてデマルチプレクスするステップと、

第3の部分のディジタル信号を送信のためマルチプレク スし、それらを少なくとも1つの異なるパルストランス に印加し、送信のためディジタル信号を第2の部分にお いてデマルチプレクスし、それにより従来のトランスの 必要を、第1の部分から排除するステップとを含む方 法。

【請求項5】 従来の絶縁変圧器を含まないモデムであ って、組合せにおいて、

電話回線システムと通信するトランスなしのデータアク セス装置と、

集積化されたアナログ装置と、

ディジタル信号プロセッサと、

マイクロプロセッサとを含み、

集積化されたアナログ装置はデータアクセス装置に接続 され、かつマイクロプロセッサは、ディジタル信号プロ セッサに接続され、

前記モデムはさらに、

集積化されたアナログ装置とディジタル信号プロセッサ との間で接続されたパルストランス手段と、

電話回線とモデムとの間の通信のためのTIPならびに RINGリードと、

前記リードのうちの1つを開閉するように接続されたF ETと、

オフフックモードにおいて、前記FETに動作電圧を供 給するためのオン/オフフック回路と、

第1の回路および第2の回路と、

ある状態において前記第1の回路を活性化し、かつ、他 20 の状態において前記第2の回路を活性化するためのフリ ップーフロップ回路と、

サージ電圧を検出すると、前記フリップーフロップ回路 を前記ある状態に活性化するための、前記リードを介し て接続された検出手段とを含み、

前記第1の回路は、活性化されたときに前記FETの電 流導通を妨げ、

前記第2の回路は、予め定められた時間の後、フリップ -フロップ回路をリセットする、モデム。

【請求項6】 従来の絶縁変圧器を除去しかつアナログ の歪みを最小にする、モデムのディジタル部分において アイソレーションを達成する方法であって、

電話回線システムからディジタルインタフェースへのア ナログ信号のための経路を確立するステップと、

アナログ信号をインタフェースのディジタル信号へと変 えかつディジタル信号をモデムマイクロプロセッサへと 通過させるステップと、

マイクロプロセッサからディジタルインタフェースへの ディジタル信号経路を確立するステップと、

最後に述べられたディジタル信号をインタフェースを介

最後に述べられたディジタル信号をアナログ信号へと変 え、かつそれらを電話回線システムへと通過させるステ ップとを含む方法。

【請求項7】 電話回線システムに接続されたモデムに おいてアナログの歪みを最小にする方法であって、

従来の絶縁変圧器をDAA部分から排除するステップ

信号アイソレーションをアナログ信号アイソレーション からディジタル信号アイソレーションへと変えるステッ 50 プとを含む方法。

【請求項8】 前記信号アイソレーションが、磁気のお よび光学のアイソレーションのうちの1つを使用するこ とにより達成される、請求項7に記載の方法。

【請求項9】 集積化されたアナログ部分とディジタル 信号プロセッサ部分との間で前記アイソレーションを達 成する、請求項8に記載の方法。

【請求項10】 電話回線に入来するアナログ信号を、 アイソレーションに先立ってディジタルデータの第1の 直列ストリームへと変換し、かつ出力ディジタル信号 を、アイソレーションに先立ってディジタルデータの第 10 2の直列ストリームへと変換する、請求項9に記載の方 泆.

【請求項11】 データの各ストリームのために少なく とも1つのパルストランスを使用することにより、前記 アイソレーションを提供する、請求項10に記載の方

【請求項12】 従来の絶縁変圧器を排除しかつアナロ グの歪みを最小にする、モデムのディジタル部分におい てサージ保護およびアイソレーションを達成する方法で あって、

電話回線システムからディジタルインタフェースへのア ナログ信号のための経路を確立するステップと、

インタフェースでアナログ信号をディジタル信号へと変 え、かつディジタル信号をモデムマイクロプロセッサへ と通過させるステップと、

マイクロプロセッサからディジタルインタフェースへの ディジタル信号経路を確立するステップと、

インタフェースを介して最後に述べられたディジタル信 号を通過させるステップと、

最後に述べられたディジタル信号をアナログ信号へと変 30 え、かつそれらを電話回線システムへと通過させるステ ップと、

入来電話回線のうちの1つにおいて、前記回線の開閉の ためにFETを配列するステップと、

サージ電圧を検出するステップと、

前記サージ電圧が検出されたとき、前記FETが電流を 導通することを防ぐステップと、

サージが通過してしまうまで前記防止を続け、それによ って通常の、および非通常の問題を除去するステップと を含む、方法。

【請求項13】 電話回線システムに接続されたモデム におけるサージ保護およびアナログの歪みを最小化する 方法であって、

従来の絶縁変圧器をDAA部分から排除するステップ

信号アイソレーションを、アナログ信号アイソレーショ ンからディジタル信号アイソレーションへと変えるステ ップと、

入来電話回線のうちの1つにおいて、前記回線の開閉の ため、FETを配列するステップと、

サージ電圧を検出するステップと、

前記サージ電圧が検出されると、前記FETが電流を導 通するのを防ぐステップと、

サージが通過してしまうまで前記防止を続け、それによ って通常のおよび非通常の問題を除去するステップとを 含む、方法。

【請求項14】 前記信号アイソレーションは、磁気お よび光学のアイソレーションのうちの1つを使用するこ とにより達成される、請求項13に記載の方法。

【請求項15】 集積化されたアナログ部分とディジタ ル信号プロセッサ部分との間で前記アイソレーションを 達成する、請求項14に記載の方法。

【請求項16】 電話回線の入来アナログ信号を、アイ ソレーションに先立って、ディジタルデータの第1の直 列ストリームへと変換し、かつ出力ディジタル信号をア イソレーションに先立って、ディジタルデータの第2の 直列ストリームへと変換する、請求項16に記載の方

【請求項17】 データの各ストリームのために、少な 20 くとも1つのパルストランスを使用することにより、前 記アイソレーションを提供する、請求項16に記載の方 法。

### 【発明の詳細な説明】

[0001]

【発明の背景】この出願は、同一の発明者による「アク ティブサージ除去回路(ACTIVE SURGEREJECTION CIRCUI T) 」と標題を付けられ、共通の譲受人に譲渡された、 同時出願の米国特許出願に関する。

[0002]

【発明の分野】この発明は、モデムに関し、より特定的 には、アナログの歪みを回避するために、アナログ信号 領域からディジタル信号領域へとアイソレーションを変 える一方で、比較的大型の絶縁変圧器をモデムから除 き、かつ絶縁変圧器を除去する。

[0003]

【先行技術】先行技術の1つの問題は、電話回線とモデ ムとの間でインタフェースするデータアクセス装置(D AA) が、新しい「クレジットカード状の」最小サイズ のモデムカードには大きすぎかつ重すぎるという事実で 40 ある。

【0004】データ速度が増すのにつれて、モデムのサ イズは縮小しつつある。モデムは、すべてのラップトッ プ/パームトップコンピュータにとって不可欠な部分と なってきている。これらのコンピュータは小型であるた め、大きさと重量が重んじられる。データ速度が増して きているので、歪みを最小限に抑えることが絶対に必要 である。 歪みは、 高速モデムを制限する要素の1つであ る。

【0005】今日市場で入手可能な多くのモデムは、D 50 AA部分において絶縁変圧器を利用する。変圧器は電子

回路を保護するが、それはまた、歪みを導入し、回路面 **釉を消費し、かつモデム部分の最も重い部分である。ポ** ータブルコンピュータの場合、重量を最小にすることは 優先度の高い条件である。

【0006】トランスおよびそれに伴う歪みを排除する ことによって、モデムのデータ速度能力の向上が実現さ れる。サイズ、重量およびコストもまた、目ざましく減 じられる。

【0007】モデムの性能の向上とサイズの縮小とにお いて、目ざましい進歩がとげられてきているにもかかわ 10 る。これはディジタル信号プロセッサ (DSPまたはC らず、DAAのインタフェース回路には、比較的に変化 がないままである。実際、ラップトップコンピュータの 設計の中には、モデムの回路の中でDAAがそれ以外の 残りの部分とほぼ同じくらいの場所をとっているものも ある。

【0008】今までは、設計者たちは部品をより密着さ せて詰込むことにより、実装の制限範囲内に留まること ができてきた。しかしながら、設計者たちは今やULお よびパート68の高電圧絶縁破壊テストを満たすにあた っての問題を経験しているため、急速に限界に達しつつ 20 ある。加えて、DAA構成要素の物理的サイズが、新型 のポケットコンピュータにモデムを設置することを妨げ

【0009】 DAAの中で最も大きい構成要素の1つ は、変圧器である。機能的には、変圧器は設計上の2つ の要求を満たすものである。

【0010】第1に、それは電話回路網とユーザとの間 で必要な高電圧アイソレーションを提供する。米国で は、FCCパート68によりこれが特定されており、こ れは1500ボルトを必要とする。他の国々では、この 30 アイソレーションは3750ボルトにまで上るかもしれ ない。

【0011】第2に、それは通信ライン上に通常存在す るノイズ信号の良好なコモンモード除去を提供するとと もに、パート68と適合するのに必要なバランスインタ フェース回路を提供する。

【0012】これらの要求を両方とも支持し、かつ非常 に低い歪みレベルをなお維持すると、結果として変圧器 は比較的大型になる。たとえば、v32のような、新し い高性能モデムは、-70dBmまたはそれ以下の歪み 40 レベルを必要とする。これらのレベルに達するには、特 殊な磁気物質および大きな物理的サイズが必要である。

【0013】これらの問題に基づけば、アナログ絶縁変 圧器の代替物が必要であることが明らかである。

【0014】アナログ回路の経路では、アイソレーショ ン回路を付け加えようとするなら、常に歪みを追加する という問題があることを、実験は示している。

### [0015]

【発明の概要】この発明は、大型絶縁変圧器を排除し、 アナログ入来信号からの変換後、かつ出力アナログ信号 50 13は、15の個別のワイヤ15により接続され、マイ

への変換前に、ディジタルインタフェースでのアイソレ ーションを提供する。この点では、アナログの歪みとの 関わりがよりずっと少ないアイソレーションを提供する ことが可能である。新しいアイソレーションは、好まし くは、2つの小型パルストランスの形で、磁気によるも のである。光学系のような他のディジタルアイソレーシ ョン方法もまた、新しくかつ適用可能である。

【0016】ロックウェルのモデムアーキテクチャは、 アイソレーション回路を取入れる理想的な構成を提供す SPX)と集積化されたアナログ(IA)装置との間に おいてである。機能上、このインタフェースでの信号は ディジタルで、かつデータ速度は中位である。現在、C SPXとIAとの間のインタフェースは、約15の個別 のラインから構成され、それらのラインはデータ、タイ ミングおよび制御を含む。

【0017】これらの並列信号は、結合されて2つの直 列データストリーム、すなわち1つの入力および1つの 出力になる。このデータは時分割多重の、自己クロッキ ング機構においてコード化される。すべての直列的なコ ード化およびデコードは、CSPXおよびIA装置の中 に組込まれている。

【0018】水上/陸上電話システムのために、モデム は、金属性電圧サージテストに合格しなければならな い。このテストは、モデムのTIPとRINGとの間に 800ボルトのパルスを与えるというものである。モデ ムがオンフック状態にあるときは、起動リレーはオフ (開)であり、したがってサージが電子回路の中に入る ことは妨げられるので、問題はない。この800ボルト のサージはモデムがオフフック状態の間にもまた与えら れるが、このときラインスイッチは閉じており、800 ボルトのサージはこの電子回路に取返しのつかない損傷 を与える可能性がある。

【0019】上述の発明が、DAAにおいてハイレベル の、速やかに上昇するサージの出現を感知する検出器回 路と結合されるなら、相乗的な結果が得られる。この回 路は、サージが損害を与える大きさに達し得る前に、電 子回路を回線から解き離す。このアクティブ除去回路 は、サージ保護装置として機能し、金属酸化物バリスタ (MOV) および絶縁変圧器にとって代わり、かつ従来 のリレーと置換えられる回線起動スイッチを提供する。 構成要素総数は、変圧器、MOVおよびリレーを除去す ることにより減らされる。

#### [0020]

【好ましい実施例の説明】現在、ロックウェルのモデム は、データアクセス装置(DAA)9、集積化されたア ナログ(IA)装置11(図1)およびディジタル信号 プロセッサ13 (DSP) を含む。DAA9は、ワイヤ 10によりIA11に接続され、IA11およびDSP

クロプロセッサ14は、いくつかのワイヤ16によりD SP13に接続される。すべてのデータアクセス装置 (DAA) 9および17 (図2) は、電話回線19、2 1とモデムとの間で高電圧アイソレーションを必要とす る。通常は、変圧器21 (DAA部分9においての) が、このアイソレーションを提供する。

【0021】図3、7、および8は相互参照された発明 の詳細を示しており、これはDAA部分においてサージ の検出に際して電話回線システムからリードを開くため にFETを用い、図2、図5 (A) および図5 (B) に 10 おいて最もよく見られるこの発明との相乗的な組合せを 提供する。

【0022】図2では、絶縁変圧器21は排除されてお り、その代わりとしてIA装置11′とDSP13′と の間で小型のパルストランス25、27が使用されてい る。受信された集積化されたアナログ信号は、ディジタ ル化され、ボックス29内でマルチプレクスされ、ボッ クス31内でデマルチプレクスされるが、それに対して 送信された信号は、ボックス31A内でマルチプレクス され、ボックス29A内でデマルチプレクスされる。し 20 たがって15本のワイヤ配線とすべてのアナログの歪み とは避けられる。

【0023】したがって、これらのリード線(15)上 の並列の信号は、1つは入力、1つは出力という2つの 直列のデータの流れとして組合わせられることが見てと れるだろう。このデータは、時分割多重の自己クロック 装置においてコード化される。すべての直列のコード化 とデコードとは、集積化されたアナログおよびディジタ ル信号処置装置11′および13′に組込まれるので、 アイソレーション回路は2つのパルストランス25およ 30 び27、または2つの光結合器(図示せず)のみから構 成できるだろう。

【0024】また、パルス化された信号は、電力を節約 する。必要なのは、全波39 (図4 (A)) を送るので はなく、ただ元の波39の上下の遷移を表わす短いスパ イク35、37 (図4 (B)) を送ることだけである。 コモンモード除去は、高電圧アイソレーションと同じ く、パルストランスによって達成される。

【0025】図5(A)および7は、たとえば厚さ0. 062インチの、従来のガラス製プリント回路基板41 40 びオフフックのリードが示され、これはオフフックのと の上のパルストランス25および27の構造を示してい る。基板中央のホール36および38はU状のバー4 0、46の脚42、43および44、45を受け、それ らが当接するところで「ギャップ」を形成する。それぞ れの脚を囲むコイル37および39は、基板41上に置 かれ、コイルを残すためにエッチ除去された金属の巻き をいくつか含むのみであって、そのコイルの直径は約1 /8インチである。U状のバーは、長さにして約1/2 インチである。もう1つのパルストランス27は、トラ

の構成要素は同じであり、同じ参照番号に'を付けて示 している。磁気経路のためには、フェライトのような、 最も良い磁性材料が使われ、寸法が小さいので最小のス ペースにも容易に適合する。

【0026】動作周波数は、メガサイクルの範囲内にあ り、また電力のロスは極端に少ない。なぜなら、パルス 技術が必要とする電力は、波全体を扱うのに必要な電力 よりずっと少ないからである。パルス技術は、コモンモ ードの歪みの問題にも対処する。

【0027】ディジタルインタフェースにおいて好まし いパルストランスの代わりに、他のタイプのアイソレー ションを用いてもよい。2つの光結合器もまた、1つが 入力、1つが出力という2つの直列のデータストリーム に対して効果的である。しかしパルストランスによるア イソレーションの方が、電力が少なくて済む。

【0028】たとえば落雷によるサージのような、すな わち地上の電話システムにおける、非コモンモードにつ いては、図3および図7のブロック図が、図2のDAA 装置17で使用するためのサージ除去回路を示してい る。図3では、TIPライン51はこのラインを開くた めのFET52(あるいは動作の早いトランジスタ)を 含んでいる。TIPリード51とRINGリード54と の間の検出器53は、サージを感知し、FET52を非 常に迅速に開く。

【0029】図6は、たとえば電話回線58および59 に結合された57のような、モデムのための先行技術の 型のサージ保護を示す。従来の絶縁変圧器60が、電話 回線58および59とモデム57との間に接続されて示 されている。MOV61 (金属酸化物バリスタ)がサー ジ吸収装置として作用するよう複数の回線にかかるよう に接続されて示されている。RING検出器62は、リ ングが現われたことをモデム57に示すために設けられ ており、DSP13は、IA11を介して回線起動リレ 一63を動作させる。

【0030】図7は、絶縁変圧器60のない、この発明 の好ましいサージ保護回路を示す。サージ除去および回 線起動スイッチ65についての詳細は、図8で後述され

【0031】図8では、101においてオンフックおよ き+5ボルトを供給し、またモデムがオンのときは、直 流電力リード103で接地105に対して+5ボルトを 受取る。FET107 (BUZ78) は、予期しないサ ージのための信号回路内のTIPリードを開閉するのに 使われる。

[0032] TIPU-1092RINGU-11 3にかかる、直列抵抗器112を含む並列リード111 中のコンデンサ110は、0.33μf、250ボルト のコンデンサであり、また抵抗器112は、10,00 ンス25と現実的に可能な限り間隔をあけておかれ、そ 50 0オームである。この対はRING信号のためのダミー

負荷を含む。

【0033】次に、全波ブリッジ整流器は4つの1N4 006ダイオード115、117、119および121 を含んでFET107のドレイン123上の正の電圧を 保障し、このときソース125はリード127を介して 105において接地されている。

【0034】図8の回路は様々な状況下で保護を提供し なければならない。1)モデムの電力が103でオフで ある時。

にオフ状態である。オフ状態の間、FETは高電圧が通 過するのをブロックする。速やかに上昇するサージが遠 すると、それはFET107の内部キャパシタンスを介 してFETゲート129を充電しようとする。普通、こ れはFETをオンにする。しかしながら、ダイオード (1N1148) D12は、5ポルト電源を介してゲー ト129を接地105にクランプすることにより、FE T107をオフに保ち、したがってゲート129上での いかなる電荷の結集をも防ぐ。

【0036】2)モデムの電力が103でオンであり、 かつ101でオンフックである時。この場合には、FE T107がまだオフであり、DC電流がそれを介して流 れないという意味で前述のものに似ている。リード10 1を通過するオンフック信号がゲート129を接地レベ ル105に保つので、FETはオフである。このとき、 JKフリップ-フロップ133 (U2) (74HC11 2) はリード103から電力供給を受け、FET107 をオフに保つのを助けることができる。

【0037】サージが達すると、それは135(100 pf) に見られるように、C4を介して通過し、JKフ 30 R6 161を横切る。 リップーフロップ133に対してクロックとなる。16 1で示される抵抗器R6は、47,000オームを有 し、かつ162で示される抵抗器R4は、10,000 オームを有する。この5:1の割合は、リード137を 介してJKフリップーフロップ133をクロックするの に必要とされるサージ電圧の程度を決定し、所望ならば それは調整可能にすることができる。結果として J K 1 33のQ出力が上昇し、リード138および127、な らびに131上でQ2 140 (2H1222) をオン にする。Q2 140は、Q4 140のゲート129 40 コモンモードのサージから保護する。このように、ディ を、接地レベルにクランプされた状態に保ち、それはF ET107をオフ状態に保つ結果となる。

【0038】3)モデムの電力が103でオンであり、 かつ101でオフフックである時。ほぼこのときには、 FET107は回線電流を導通している。なぜならその ゲートが、5ボルトをリード101から受取るからであ る。サージは、再び、C4135を通過し、かつJK1 33をクロックする。JKのQ出力は、上昇し、Q2 140をオンにする。Q2 140は、電圧が高くなる 前にできるだけ早くFET107をオフにする。

【0039】4)モデムの電力が103でオンであり、 101でオフフックであり、しかし電流はTIPおよび RINGを介して流れない時。

【0040】このとき、回路は、最後の例と同じように 動く。この状態は、モデムを普通に使っている間は起こ りそうではないが、FCC研究所はTIPおよびRIN G電流なしでモデムの電力をオンにするテストを行なっ ている。

【0041】上の活動を支持して、Q12 142(2 【0035】このとき、FET107 (Q4) は、すで 10 N4403) は、JKフリップ-フロップ133がクロ ックされたときはいつでも、オンとなり、Q14 14 4 (M J D 4 7) を非常に速やかにオンにする。この動 作は、浮遊キャパシタンスおよびFET107のキャパ シタンスを放電し、電圧が高くなるのを防ぐ。

> 【0042】R10 145 (47K) およびC6 1 47 (.  $01\mu f$ ) は、JKフリップーフロップ133のQ出力を高レベルに保持し、約1m秒の間FET10 7をオフに保つ。この方法で、FET107はサージの 予期される持続期間よりも長い期間オフにされる。 (1 20 MS) を越えてサージが持続する場合、R7&R5C5 の組合せは、JKをクロックされた状態に保つように設 計され、これはQ4107をオフに保つ。

【0043】ACの目的のために、接地105は+5ボ ルトリードに接続され、このためTIP-RINGにか かる高電位のスパイクまたはサージが、パルスの負側を 電子的電子的インダクタボックス150内の何らかの、 またはいくつかの経路を介して接地105およびリード 103まで通過させるということに注目すべきである。 したがって、パルスは5:1の分圧器、R4 162、

【0044】またFET107がオンからオフになると きには、まだそれを介して通されるいくらかのエネルギ があり、電圧は、Q14 144を横切って上昇する。 クロックの後、トランジスタQ12 142は、Qバー によりしっかりとオンになって、Qが上昇し、次にQ1 4 144は、しっかりとオンになり、エネルギを吸収 する。

【0045】サージ保護回路は、いかなる回路またはモ デム内でも動作して、たとえば商業製品(消費材)を非 ジタルパルス変圧器およびサージ保護回路と、トランス なしのDAAとの結合は、非コモンモードおよびコモン モードの問題を両方とも排除する。このディジタルアイ ソレーションの発明は、ほとんど全部のモデムに適用で きる。

#### 【図面の簡単な説明】

- 【図1】先行技術のモデムのブロック図である。
- 【図2】この発明のブロック図である。
- 【図3】サージ検出器およびラインFETを示す図であ 50 る。

【図4】波形を示す図であって、(A)は典型的な方形 波を示す図であり、(B)は電力節約のために微分され た波を示す図である。

【図5】パルストランスを示す図であって、(A)はパ ルストランスのためのコイルを示す図であり、(B)は パルストランスの断面図である。

【図6】絶縁変圧器がある場合のサージ保護回路の先行 技術を示す図である。

【図7】 絶縁変圧器なしのサージ保護回路を示す図であ る。

12

【図8】サージ保護付で、トランスなしのDAAの回路 図である。

### 【符号の説明】

11' 集積化されたアナログ装置

ディジタル信号プロセッサ 13'

マイクロプロセッサ


17 データアクセス装置

25 パルストランス


27 パルストランス


10

【図4】 【図1】




【図2】







【図6】



【図7】



【図8】



フロントページの続き

(72)発明者 デイル・イー・フォルウェル アメリカ合衆国、92670 カリフォルニア 州、プラセンティア、ウィングフット、 1113